IBM przekracza granicę nanometra, układając tranzystory w trzech wymiarach
Przez pół wieku chipy stawały się mocniejsze, bo tranzystory malały. IBM pokazał, że gdy fizyka mówi „stop”, można budować w górę, a nie w dół.
.Dnia 25 czerwca IBM ogłosił ze swojej siedziby w Yorktown Heights to, co nazywa pierwszą na świecie technologią układów scalonych poniżej jednego nanometra. Nowy węzeł to 0,7 nanometra, czyli 7 angstremów, a sercem przełomu jest architektura tranzystora ochrzczona „nanostack”. Na płytce wielkości paznokcia mieści się blisko 100 miliardów tranzystorów, niemal dwa razy więcej niż w układzie 2-nanometrowym, który IBM pokazał w 2021 roku. To jednak demonstracja laboratoryjna, a nie gotowy produkt.
Koniec kurczenia, początek piętrowania
.Sednem zmiany jest kierunek. Od dekad droga do mocniejszego chipu prowadziła przez zmniejszanie tranzystorów w poziomie, lecz przy rozmiarach zbliżonych do pojedynczych atomów fizyka zaczyna się buntować. Odpowiedź IBM polega na tym, by przestać iść w dół i zacząć budować w górę: nanostack układa tranzystory pionowo, warstwa nad warstwą, w technice integracji trójwymiarowej. Architektura rozwija starszą koncepcję nanosheet, którą dziś stosują wszystkie czołowe odlewnie. IBM podaje, że nowy układ daje do 50% wyższą wydajność albo do 70% lepszą efektywność energetyczną wobec technologii 2-nanometrowej. Firma wykazała też działanie podstawowej bramki logicznej, co dowodzi, że strukturę da się fizycznie zbudować, oraz około 40% poprawę gęstości pamięci podręcznej SRAM, istotną przy głodnych pamięci obciążeniach sztucznej inteligencji.
Demonstracja to nie produkt
.Powściągliwość jest tu na miejscu. „0,7 nanometra” to dziś nazwa generacji technologii, a nie fizyczny wymiar tranzystora, podobnie jak wcześniejsze „2″ czy „3 nanometry”. Produkcję IBM lokuje dopiero za około pięć lat, a piętrowanie tranzystorów niesie własne kłopoty: rośnie ryzyko wad, bo zawodność dowolnej z warstw psuje cały układ, dochodzi też problem ciepła przy łączeniu kolejnych pięter. Sam IBM od lat nie produkuje już chipów: opracowaną przez siebie architekturę przekazuje odlewniom, a obecnie wspiera japoński, państwowy Rapidus w uruchomieniu produkcji 2-nanometrowej. W tle trwa wyścig, w którym Intel i TSMC szykują na 2028 rok węzeł 1,4 nanometra.
.Pytanie o nanometry jest w gruncie rzeczy pytaniem o energię i koszt sztucznej inteligencji. Każde piętro tranzystorów to obietnica większej mocy obliczeniowej bez proporcjonalnego wzrostu zużycia prądu, a to właśnie energia staje się dziś granicą rozwoju AI. Nanostack pokazuje, że droga poniżej nanometra istnieje. Najrozsądniej traktować go jednak nie jako rewolucję, lecz jako dowód możliwości. Prawdziwy test odbędzie się nie w laboratorium, lecz w fabryce, gdzie demonstracja albo stanie się tanim, masowym układem, albo dołączy do długiej listy obiecujących technologii, których nie opłacało się produkować.
Szymon Ślubowski
